2017年8月
    1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31    
無料ブログはココログ

12-2.Low Impedance Analyzer for Analog Discovery

2017年8月20日 (日)

Low Impedance Analyzer(Low Inductance Version)

先に実験したLow Impedance Analyzer for Analog Discoveryにおいて

入力短絡時の残留インダクタンスによる100KHz以上の右肩上がりを改善しました。
下図のようになり大変に満足が得られる結果になりました。
使用した40db Instrumentation AmpのF特が10MHzで-7db落ちていますので
5MHzあたりまでが正確なグラフ値になります。
10mΩのシャント抵抗は測定時に最短に出来なかったので
リードインダクタンスの影響でより右肩上がりになっています。
デカード毎の確認用なのでこれでも問題無いでしょう。

12

回路図です。
電流センス抵抗は100Ωで
入力電圧を1Vとすると10mA流れます。
電圧検出の増幅度は40db(100倍)です。
ネットワーク・アナライザはCh.1/Ch.2の結果をプロットします。
100Ω/100で1になりボーデ・プロットの結果は0db=1Ωとなります。
今回の治具の肝は中央部分の配線が全てです。
以下に実験した詳細を記します。

20170820_170823

再考して再度組上げたLow Inductance Versionです。

Analog Discoveryでの測定には自作したBNC基板を使用しました。

SMAコネクタを使用しなければいけない周波数帯では無いのですが

BNCよりスペースが節約できるという事だけの理由です。

回路図の中央の肝と言った部分は下図のRefference Planeになります。

AWGからの信号はCurrent Buffer Ampで電流を検出したあとにReffernce Planeに

検出用同軸ケーブルとともにロー・インダクタンスになるよう充分な面積を確保して半田付けしています。

最短で配置した理由はAWGのリターンが電圧検出用増幅器とコモンモードが生じないように配慮した結果です。

グランド・プレーンも分離しました。

何度も組み直しているので銅箔は汚れてしまいました。

2low_impedance_analyzer_rev11

入力短絡の実験風景と実測値です。

初めはDigilent社の BNC基板を使用して測定していました。

途中でDigilent社の BNC基板はCh.1とCh.2のグランドとAWGのグランドが接続されている事を思い出しました。

以前創っておいたBNC基板は差動増幅仕様になっていましたので試したところ

大変に良い結果が得られました。

回路内でのコモン・モードを最終的に低減できたと考えています。

入力の短絡は単純にリード線でショートしただけでは誘導を受けます。

リード線がループ・アンテナになります。

測定結果の100uVは入力換算で1uVです!

3rev11_short

ここまで読んで頂いて2本の同軸はどのようになっているか疑問に思われたのではないでしょうか。

同軸ケーブルはRG316/Uを選択しました。理由は絶縁体がテフロンで熱に強い事と

シールド網組が密な事です。

もし入手可能であればもっと細い同軸の方がシールドからはみ出させる芯線を接続したときにループが小さくなるので良いと考えます。

しかし何度も半田付けを繰り返すので単線は避けると良いと思います。

2本の同軸は下図のように処理しました。

シールドからはみ出させた2mmの先端はループが最少になるように半田付けします。

同軸が細い程良い理由はここにあります。

細い同軸程芯線を接続した時のループを小さく出来るからです。

4low_inductance_coaxal_fixture

ここまで残留インダクタンスを小さくしてもAnalog Discoveryは10MHzまでしか測定できませんので

測定できるMLCCは1uF以下です......この項はこれにて終了します。

2017年8月11日 (金)

Low Impedance Analyzer Interface(Low IAI)_Final

Low Impedance Analyzer Interface for Analog Discovery

治具の入力を短絡した時のBode Plotです。
確認のために1Ωのシャント抵抗を測定します。
これは秋月扱いの1Ωチップ抵抗を16個直並列接続して1Ω/16W仕様です。
アルミ基板に実装されています。高い周波数で右肩下がりは容量成分の影響です。
試作したLow Impedance Analyzer Interfaceは入力短絡で100KHzまでは
かろうじて?約1mΩをキープしてくれています。
100KHz以上は配線のインダクタンス成分で右肩上がりになります。
1nHの10MHzでのリアクタンス(XL=ωL)は63mΩになります。
10MHzで10mΩをキープするためにはインダクタンスは160pH以下にする必要があり
今回の回路では実現できないと思われます。
10mAを流して感度をあげているので測定できる最大抵抗は10Ωになります。

Photo

Low Impedance Analyzer Interface for Analog Discoveryの
試作実験はこれでおわりにします。

続きを読む "Low Impedance Analyzer Interface(Low IAI)_Final" »

2017年8月10日 (木)

Low Impedance Analyzer Interface(Low IAI)_3

並列キャパシタで1MHzまでフラットめなインピダンス特性。

20170810_222222

2200uF+330uF+22uF+10uF+1uF

20170810_222338

Low Impedance Analyzer Interface(Low IAI)_2

下図の治具で1uF MLCCを測定してみました。

20170810_213721

SRFは約2.3MHzでZxは約10mΩです。
0db=1Ω  -20db=100mΩ   -40db=10mΩ

20170810_212347

LTspice
1uFにTDKからの等価回路の定数を入れてみました。
L1は実測のSRFと等価になるように入れました。
L1のシリーズ抵抗は3mΩに設定しました。

20170810_201643

LTspiceの結果です。
この結果から上図の追加したL1が治具の性能になると思います。20170810_201457
結果:SRF測定は治具の影響を受けて低めになる事がわかりました。
SRF:Self Resonance Frequency(自己共振周波数)
もう少し続きます。

2017年8月 9日 (水)

Low Impedance Analyzer Interface(Low IAI)_1

Active Feedback OPAの優れた

High CMRR、Low Input Cap, High Input impedanceの特性を利用して

Low Impedance Analyzer Interface(Low IAI)を創りたいと考えました。

Active Feedback OPAのAD830は電流検出用で

電圧検出用はAD8130を2個使用して100倍増幅しています。

両方ともに周波数特性は10MHzまでフラットなレスポンスです。

AD8130はAD8129でも、AD830はAD8130でもOKだと思います。

下図を元にした試作基板は

Analog Discovery のNetwork AnalyzerでBode Plotさせました。

1:10mΩ抵抗は理想的な条件でのLTspiceです。

20170809_211447

2:結果は10MHzまでほぼフラットです。

このような特性は現実の世界ではあり得ないとおもいます。

20170809_204744_2

3:測定する10mΩのインダクタンスは100KHz において5nHでした。

20170809_211142

4:実測値を加味してのLTspiceです。20170809_210850

5:5nHのリード・インダクタンス成分は100KHzを超えてから影響が現れます。

20170809_210911

6:Analog Discoveryでの実測はLTspiceと近似しています。

注;シミレーションの周波数軸は100MHz。

下図の縦軸

0db=1Ω     -20db=100mΩ     -40db=10mΩ

20170809_212520

open-shortのキャリブレーションは無しなので..制約はありますが

Active Feedback OPAの性能を発揮できるような実装で

キャパシタを並列接続した時の挙動を愉しみながら観測できればと思っています。

つづく

2017年8月 8日 (火)

Active Feed Back Amplifier [AD830,AD8130 ]

Active Feed Back Amplifier 

AD830は先行品でAD8130(AD8129)はスペックが向上しています。

元々は差動レシーバ・アンプとして用途です。

調査して理解できた事。

通常のOPAと比較して回路構成上優れていると思われるのは

高入力インピーダンスの反転増幅器が実現できる。

キャパシタをグランド・レファレンスとしてのスパイク・レス積分器が出来る。

加算時に抵抗を必要としない。

G=2においても抵抗を必要としない。

*********

これをAnalog Discoveryのフロントに据えると入力容量を4pF以下にできます。

高周波での優れたCMRR性能を生かして

Low Impedance Analyzer Interfaceに使えるか実験したいと思いました。

*

下図は見慣れないOPAのブロックですね。

動作原理はAD8129/AD8130の日本語データシートを読んで下さい。

ピン・アサインと性能は異なりますが原理は同じです。


20170808_221720_2

CMRR: 60 dB at 4 MHz

20170808_222000

20170808_221649

CMRR:70dB at 10MHz

20170808_222134