Nano Sec Pulser for TDR Measurement

多忙だったり体調を崩したりといろいろありましたが
久しぶりに記事を書く気になりました。
その間、質問があったにもかかわらず返信できなかった方々にはお詫び申し上げます。

エッセンスのみ簡潔にいきます。
ナノセック･オーダーのパルサーを作りました。
National Instruments社のシミュレーターで回路を検証します。
リニアテクノロジー社の超高速コンパレータLT1720を使用しました。
コンパレータ入力は異なる時定数でその時間差を高速なANDゲートでパルス出力として発生させます。
50オーム負荷をドライブするために200オーム負荷のANDゲートを4パラ接続としています。
555は約70ヘルツのインターバル発振器です。

上記のシミュレーション結果が下図です。
パルス幅は約7nSです。
出力パルスの時間が遅れているのはコンパレータの遅延時間です。

パルス出力が得られることを確認しましたので実際に作ってみました。
nSオーダーを扱いますのでグランド･ラインでリンギングが生じないようにします。
その対策として
グランドは薄い銅板を使用してグランド･インピーダンスを最小にしています。

実際に使用したANDゲートはSN74AHC08で
波形はR6とR8をトリミングした結果です。
LT1720およびSN74AHC08のパッケージはSOIC14pinで
変換基板を使用しています。
200Ωの抵抗は基盤の裏側にチップ抵抗で実装しています。

パルス幅：3nS
Rise Time：1.3nS
Fall Time：912pS
Vout：1.6V(50Ω負荷)

オシロスコープの周波数帯域は500MHzで立ち上がり時間は約1nSなので
実際の立ち上がり時間は300pS程度と推測されます。

このパルサーの目的はTDR測定用です。
(Time Domain Reflectometry：タイム･ドメイン･リフレクトメトリ）

TDRの原理は
ケーブルにパルスを送出しその反射パルスの時間をオシロスコープで観測します。
反射時間を測定することによりケーブルの長さや障害箇所を見つけることができ
パルスが急峻なほど分解能があがります。

つづく