2017年11月
      1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30    
無料ブログはココログ

« LT3042 SET pin(Cs & Rs) Guard ring | トップページ | LT3042 OUTPUT Impedance(2/2) »

2016年5月21日 (土)

LT3042 OUTPUT Impedance(1/2)

予告では入出力ピンの使い方という事でした。
使い方という表現はちょっと違うかもしれませんが
複数ピンの理由は以下の測定で理解して頂けると思います。
未実装基板の出力ピンとグランドピンを基板上でショートします。
ソケットにさしてピン数の違いでのインピーダンス測定します。

20160520_234515

測定風景

20160520_215613

測定結果です。
一番下のグラフはDIY Impedance Analyzerのノイズフロアです。
暴れていますが100uΩ Lineです。
Analog Discoveryでここまで表示できる事は自分的には素晴らしいと思っています。
1mΩのグラフは4端子シャント抵抗器です。
測定が間違いない事を確認するために毎度行っています。
3端子モードはSmall,Largeともにほぼ同じで約8mΩ位あります。
この値は直流接触抵抗値と近似していると思います。
Small 5pinもLarge 7pinも出力ピンは2本ですが
Large 7pinはグランド・ピンが3本あります。
コネクタ接続で合計5本のLarge 7pinは約4mΩになりました。

Connector_impedance

レギュレータ基板をコネクタ接続したのは
ピン数を並列接続するとインピーダンスを低減できるという確認のためでした。
*
LDOの出力インピーダンスはあまりデータシートには掲載されていませんが
興味を持たれている方はおられると思います。
次回は4種類のLT3042基板の出力インピーダンスを測定結果を報告したいと考えています。

« LT3042 SET pin(Cs & Rs) Guard ring | トップページ | LT3042 OUTPUT Impedance(2/2) »

02-1.LT3042 Measurments」カテゴリの記事

コメント

コメントを書く

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.f.cocolog-nifty.com/t/trackback/1022763/65592323

この記事へのトラックバック一覧です: LT3042 OUTPUT Impedance(1/2):

« LT3042 SET pin(Cs & Rs) Guard ring | トップページ | LT3042 OUTPUT Impedance(2/2) »