Low Impedance Analyzer(Low Inductance Version)

先に実験したLow Impedance Analyzer for Analog Discoveryにおいて

入力短絡時の残留インダクタンスによる100KHz以上の右肩上がりを改善しました。

下図のようになり大変に満足が得られる結果になりました。

使用した40db Instrumentation AmpのF特が10MHzで-7db落ちていますので

5MHzあたりまでが正確なグラフ値になります。

10mΩのシャント抵抗は測定時に最短に出来なかったので

リードインダクタンスの影響でより右肩上がりになっています。

デカード毎の確認用なのでこれでも問題無いでしょう。

回路図です。

電流センス抵抗は100Ωで

入力電圧を1Vとすると10mA流れます。

電圧検出の増幅度は40db（100倍）です。

ネットワーク・アナライザはCh.1/Ch.2の結果をプロットします。

100Ω/100で1になりボーデ・プロットの結果は0db=１Ωとなります。

今回の治具の肝は中央部分の配線が全てです。

以下に実験した詳細を記します。

再考して再度組上げたLow Inductance Versionです。

Analog Discoveryでの測定には自作したBNC基板を使用しました。

SMAコネクタを使用しなければいけない周波数帯では無いのですが

BNCよりスペースが節約できるという事だけの理由です。

回路図の中央の肝と言った部分は下図のRefference Planeになります。

AWGからの信号はCurrent Buffer Ampで電流を検出したあとにReffernce Planeに

検出用同軸ケーブルとともにロー・インダクタンスになるよう充分な面積を確保して半田付けしています。

最短で配置した理由はAWGのリターンが電圧検出用増幅器とコモンモードが生じないように配慮した結果です。

グランド・プレーンも分離しました。

何度も組み直しているので銅箔は汚れてしまいました。

入力短絡の実験風景と実測値です。

初めはDigilent社の BNC基板を使用して測定していました。

途中でDigilent社の BNC基板はCh.1とCh.2のグランドとAWGのグランドが接続されている事を思い出しました。

以前創っておいたBNC基板は差動増幅仕様になっていましたので試したところ

大変に良い結果が得られました。

回路内でのコモン・モードを最終的に低減できたと考えています。

入力の短絡は単純にリード線でショートしただけでは誘導を受けます。

リード線がループ・アンテナになります。

測定結果の100uVは入力換算で1uVです！

ここまで読んで頂いて2本の同軸はどのようになっているか疑問に思われたのではないでしょうか。

同軸ケーブルはRG316/Uを選択しました。理由は絶縁体がテフロンで熱に強い事と

シールド網組が密な事です。

もし入手可能であればもっと細い同軸の方がシールドからはみ出させる芯線を接続したときにループが小さくなるので良いと考えます。

しかし何度も半田付けを繰り返すので単線は避けると良いと思います。

2本の同軸は下図のように処理しました。

シールドからはみ出させた2mmの先端はループが最少になるように半田付けします。

同軸が細い程良い理由はここにあります。

細い同軸程芯線を接続した時のループを小さく出来るからです。

ここまで残留インダクタンスを小さくしてもAnalog Discoveryは10MHzまでしか測定できませんので

測定できるMLCCは1uF以下です......この項はこれにて終了します。