GS61008Pの半田付け

GS61008Pの実装は

1st：Gate(TH)とSSランド(TH) に予備半田をしますがスルーホールを埋める程度に
　　　　　　　抑えてください。

2nd：GS61008Pの位置極めは下図のGaN4に着目してください。

3rd：シルク印刷の外形線が確認できる位置がベスト位置で先の細い半田ごて

　　　　　　　G or SSランドを加熱しながら0.5φの半田を流し込みます。

　　　　　　　ランドはTH接続になっていますので加熱の具合で半田は吸い込まれます。

4個のGaNを上記処理をしたあとは半田面をみてください。

半田が半田面まで十分に流れていないときは液体フラックスの力を借りながら

再度部品面から加熱します。

Last: ドレンとソースパターンはベタパターンなので半田コテに熱容量が要求されます。

       一気に時計周りでも反時計回りで構いませんので順番に半田を流し込みます。

　　　　　　　　　　　基板は勿論GaNもToo Hotな状態です。

GaNを半田付け後にZDとRを半田付けします。

GaNを交換した経験から過度な時間を要しなければ熱で壊れることはないです。

過度な時間とは加熱して取りはづすまで10秒位と考えます。

上記方法で13枚を組み上げ、１２枚を納品しました。

１枚は見本としての在庫です。

LT4320＋GS61008P（完成）

トランスの10VタップをPCBに入力

PCBの出力はキャパシタを通した後に電子負荷に接続して1A の負荷電流としました。

製作した13枚の基板を下図のジグで検査し

リップル電圧および周波数が同じであることを確認しました。

上記条件での基板の発熱は皆無でした。

LT4320でGaNをドライブするということに　Bunpei氏は謙虚で情熱的でした。

この基板の著作権は　Bunpei氏に帰属し、当ブログで新規頒布は行わない予定です。

ご了承ください。

この写真ではわかりませんがGaNの黒は漆喰のような艶で

レーザー刻印と違ってシルク印刷のロゴと品番は美しいです。

GaNの放熱パッドは楕円スルーホールで.................

パターンのコーナーは全てR処理してあります。

RFI対策用のキャパシタを実装できるようにパッドを設けてあります。

LT4320(MSOP)＋MOSFET PCB

　MOS_FETバージョン（（RJK0328DPB-01）は基板を新規作成。

PCBサイズはGaNバージョンと同じ大きさにしてみました。

MOS FET(Red) vs GaN(Green)

MSOP vs DFN

まだ通電試験をしていません。

GaNが入荷しましたら一緒に評価したいと考えています。

蛇足ながらアートワークのコーナーは全て曲線で処理しています。

ラグ板は5mmのスペーサで浮かして実装しています。

基板とスペーサの間には菊座ワッシャーを入れています。

最終的な配線は基板に直接半田付けが良いと考えます。

LT4320(DFN)+GS61008P PCB

GaN Transistor :GS61008Pの入荷待ち。

LT4320(MSOP)+GS61008P ＆ more

DD Package(DFN) は端子ピッチが0.5mmです。

MSE Package(MSOP)は0.65mmピッチなのでDIY Userに優しい。

ということで基板化してみました。

オン抵抗 は15mΩですがGaNで使えそうな奴がもう一つあります、GS61004B。

親亀子亀で端子台を装備したアダプター基板。

基板裏側にはTVSを実装できます。

上図とスケールが違いますが中にある4個の穴の寸法は同じです。

ビアがたくさんあるのは自然対流での放熱を促すためです。

副産物としてパターンのインピーダンスを下げられます。

通電確認用の　LEDも配置してみました。

この時間か早朝ににならないとブログをアップできなくなりご不便をおかけしています。

LT4320＋GS61008P（回路図）

ZDの電圧はmax.7Vを超えないように6.2V＋/ー2.5％を採用予定。

LT4320＋GS61008P（基板設計）

GS61008Tは入手難との情報でGS61008Pで基板設計してみました。

外形寸法は33mmで四隅の取り付け穴はφ3です。

入出力も同じくφ3にしてあります。

GaNの放熱用Sourceは下図では丸穴ですが長穴にして半田面から半田を流し込みます。

DrainとSourceはレジストを外形より大きくしてあります。

GateおよびSSはR3およびZDのパターンを熱して半田付けします。

それぞれにビアを打って補強としました。

SSのパターンは浮いていますがGaN内部のSourceにケルルビン接続されています。

半田面の　C1~C4の実装は自由です。

基本性能優先で入出力保護用TVSが必要な時は外付けです。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

この日曜日に最終チェックをして発注する予定です。

ご意見ご要望があれば反映させますのでよろしくお願いします。

LT4320+GS61008T(GaN)_LTspice(3)

負荷電流によるLT4320アッパー・サイド・ゲート電圧の挙動。

Evans Hybrid Capacitor

 Bunpeiさんからの贈り物.......なんとも素敵なネーミングのキャパシタ

-------------------Evans Hybrid Capacitor--------------------------------------------

Villege Vangard のBill Evans 製ではありません。

軍用規格でキャタピラで踏んづけても？へこたれないキャパシタです。

写真はBunpeiさんのアドバイスに従って蓋を開けようと試みています。

NTカッターの歯を楔にして打ち付け

数分の放置プレーで接着面は浮き上がってきました。

内部は15900uFの Hybrid Capacitorが3個直列接続です。

エエポキシ部分はフライスで削りました。

途中の写真は

ここのところの4アイテム同時進行の作業で誤って消失してしまいました。

最終結果は15900uFを独立して使えるようにしてあります。

入出力コネクタの方向性はありません。

結線はケルビン・コネクションにしてあります。

Evans Hybrid CapacitorのIZI 測定結果です。

上のカーブはオリジナルの3シリーズ接続で5300uFです。

中央のカーブは一個の特性で15900uFです。

下のカーブは3個を並列にして47700uFです。

数十kHz以上はインダクタンス成分の影響です。

とっても素直な特性で、素晴らしいと思いました。

この特性はパワフルな空気感溢れる重低音を奏でてくれると勝手に想像しています。

また濁り感のない低音域の再生によって高音域はより引き立つと思います。

LT4320+GS61008T(GaN)_LTspice(2)

LT4320のアッパー・ゲートはフローテング・ドライブです。

出力キャパシタの容量と負荷電流でゲート波形が制御されているようです。

LTspiceでの備忘録として記しておきます。

入力電圧、出力キャパシタ、負荷抵抗は同一条件です。

出力キャパシタを10000uFにするとMOS FETとGaNは同じような結果になりました。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

LT4320＋MOS FET

LT4320+GaN